최첨단 기술의 정점, 잉텔!..아니 인텔!!
어떤 칩을 만드는데 있어서 공정은 언제나 새롭게 넘겨야 할 벽입니다.
트랜지스터 집적도가 높아지면(공정 nm 숫자가 낮아지면),
한 웨이퍼에서 생산할 수 있는 칩의 숫자가 늘어납니다.
한 장의 웨이퍼에서 더 많은 칩을 만들 수 있으니.. 단가가 낮아져서 기업에 이익이겠죠?
여성분 말고... 옆에 동그란게 웨이퍼랍니다.
또한 전력 소모와 발열도 획기적으로 줄어들지요 ㅎ_ㅎ 친환경적이야!!!
전선이 얇아지고, 또한 길이도 짧아지니 저항이 낮아지는 그런 원리로 이해하시면 되겠습니다...ㅎㅎㅎㅎ
인텔 북부 유럽의 디렉터 Pat Bliemer
팻 블리머와의 인터뷰를 가졌다.
개발하는 기술이 복잡해지고는 있지만 인텔은 계획하였던 로드맵을 현재 잘 따라가고 있다고 밝혔다.
인텔은 처음으로 32nm 공정으로 마이크로프로세서를 선보였으며,
내년에는 새로운 22nm의 공정과 함께 3D 트랜지스터(tri-gate)를 이용한
아이비 브릿지 아키텍쳐를 선보일 것이다.
인텔은 이미 22nm 공정은 양산이 가능한 기술을 보유했고,
다음 세대 공정인 14nm은 랩에서 테스트를 진행중이라고 밝혔다.
다른 반도체 회사들이 20nm 공정 이하로 진행하기 위해 많은 문제를 안고있는 반면에
14nm로 단숨에 넘어가는 사실은 인텔의 뛰어난 기술력을 다시금 증명한다.
(10nm정도로 공정이 접어들면 전자들이 튀면서 신호가 꼬이는(?) 문제가 있는데 나중에 포스팅 하지요 ㅎㅎ)
오른쪽이 Tri-gate 디자인입니다.
*** 간단히 설명하자면 왼쪽 구조에선 선의 굵기도(위에서 봤을때) 굵고,
오른쪽 Tri-gate는 선의 굵기가 얇고(공간을 적게 차지하여 집적도 향상) gate(은색 쇳덩이)와 만나는 면적도 기존 구조보다 넓습니다. 즉 적은 전류로도 신호 분별을 할 수 있겠죠? ㅋ
Pat Bliemer는 또한 인텔의 틱-톡 전략은 계획대로 진행될 것이며
트랜지스터 집적도의 혁신을 위한 트랜지스터 디자인인 Tri-gate까지 상용화 할 계획이라 밝혔습니다.
-----
14nm라니.. 대단합니다 =_ =;;;
반도체 공부해 보신 분들 알겠지만 10nm쯤(혹은 그 이하) 공정의 반도체는 불가능하다~라고 배우신 분들 있을겁니다.
아 저도 그랬구요...
이론따위 씹어먹어주겠어 우걱우걱!!
하는 공정 괴물 인텔의 힘을 다시금 느껴보네요...
오랜만에 tri-gate 기술 좀 살펴봤네요... 저거 발표했을 때는 블로그를 안하고있었으니..ㅎㅎ
트리게이트 나중에 포스팅 하겠습니다. ㅎㅎㅎ
출처:http://www.nordichardware.com
